明細書

電界効果トランジスタ及びその製造方法

技術分野

[0001] 本発明は、SiC系のMISFETに関し、特に、AlN系の絶縁膜を有するMISFETに関する。

背景技術

- [0002] SiCは、3eV以上の広い禁制帯幅と2.5 MV/cmを超える極めて高い絶縁破壊電界強度という優れた物性値を有するため、既存の半導体であるSi及びGaAsなどの半導体では理論的に実現不可能な超低損失のパワートランジスタ、高出力高周波トランジスタ、又は、極めて小さなゲート長を持つ電界効果トランジスタを実現可能な半導体材料として注目されている。
- [0003] しかしながら、SiCを用いて絶縁ゲートを有する電界効果トランジスタデバイスの基本構造である金属ーシリコン酸化膜ー半導体電界効果トランジスタ(MOSFET)を作成すると、SiO / SiC界面における実効チャネル電子移動度が、バルクのSiCの電子移動度よりも極めて小さくなるため、チャネル抵抗が大きくなる。これにより、トランジスタのオン特性が悪くなり、高性能デバイスの実現が困難な状況にある。
- [0004] 実効チャネル電子移動度が極めて小さい原因はSiO₂/SiC界面にあると考えられる。そこで、SiO₂/SiCの形成プロセスなどに関して、例えば、SiCの酸化温度、酸化雰囲気の検討や、シリコン酸化膜への窒素の添加、酸化されるSiC結晶面方位の変更などに関して様々な取り組みがなされている。
- [0005] 一方、ゲート絶縁膜としてSiO₂を使用せず、他の絶縁膜を用いようとする試みもある。使用する物質としては、酸化膜と同様な非晶質物質、SiCと同様の単結晶物質などが対象となる。その中でもAlNは、SiCと同じく反転対称を持たない六方晶の結晶構造を持ち、また、格子定数も比較的近いことから関心が持たれており、既に、金属/AlN/SiC系の金属-絶縁体-半導体電界効果トランジスタ(MISFET)の試作に関する報告がなされている(例えば、非特許文献1参照)。
- [0006] しかしながら、SiC表面上への高品質AINの結晶成長は非常に困難であった。低

品質のAIN層しか得られないため、AIN層には大きなリーク電流が流れる。そのため、作成したAIN/SiC系MISFETは、特にゲートの絶縁特性が極めて悪く実用に適するようなデバイスは実現できていない。

- [0007] 最近、発明者らはSiC表面上への高品質なAIN結晶成長方法を見出し、極めて良好な絶縁特性を有するAIN層の結晶成長に成功した。しかしながら、AINが高品質であるだけでは、AINとSiCとの間の伝導帯バンド不連続量は約2.0 eVとSiOとSiCとの間の不連続量2.74 eVに比べそれほど大きくないために、例えば3 MV/cmに近い電界がAIN層に印加されると、量子力学的トンネル効果により電子がAIN層をトンネルし、その結果、ゲート絶縁性が失われてしまうことが、理論的及び実験的に検証されている。(例えば、非特許文献2参照)。
- [0008] 非特許文献1:C.-M.Zetterling, M. Ostling, H. Yano, T. Kimoto, H. Matsunami, K. Linticum and R.F.Davis, "SiC MISFETs with MBE-grown AlN Gate Dielectric", Material Science Forum Vols. 338-342(2000) pp.1315-1318.

非特許文献2: Norio Onojima, Jun Suda, and Hiroyuki Matsunami, "Molecular-beam epitaxial growth of insulating AlN on surface-controlled 6H-SiC substrate by HCl gas etching", Applied Physics Letters, Vol. 80, No.1, (2002) p.76-78.

発明の開示

発明が解決しようとする課題

- [0009] AIN層を厚くすることにより、電界を3 MV/cm以下に抑えることも考えられるが、AINとSiCとの間の格子不整合が約0.9%であることを考慮すると、AIN層の厚さは30nmが限界となる。すなわち、30nm以上の厚さでは、多数のミスフィット転位がAIN層中に導入されてしまい、AIN層の結晶性の低下に起因してリーク電流が増加するという問題がある。
- [0010] AIN/SiCの伝導帯バンドオフセットは約2.0eVと報告されている。この構造における電気的絶縁性は、トンネル電流によって規定される。AINの物性値を用いて概算すると、AIN/SiC界面のAIN層側に約3MV/cm以上の電界が加わるとトンネル電流が増大し、絶縁性が失われていく。実際に、テストデバイスを作成して検証したところ、図10に示す結果が得られた。図10は、AIN/SiC MISダイオードの電界

WO 2005/010974 PCT/JP2004/010696

3

強度と電流密度との関係を示す図である。図10に示すように、上記構造では、AIN への印加電界が3 MV/cm程度で絶縁膜を流れる電流が10⁻⁶A/cm²を超える。この3 MV/cmという絶縁耐圧を大幅に向上することは、AIN/SiC構造を用いる限りにおいては理論的に不可能である。

- [0011] 尚、AlNよりもバンドギャップの大きいSiO2を用いると、その上限は7 MV/cm付近まで向上し、この問題を回避することができるが、SiCとの間で良好な界面を形成することが難しく実効チャネル電子移動度が低くなってしまう。
- [0012] 本発明は、高性能絶縁ゲートSiC系MISFETを実現することを目的とする。 課題を解決するための手段
- [0013] 本発明の一観点によれば、SiC表面構造と、該SiC表面構造に形成されたソース 及びドレインと、前記SiC表面構造に接して形成され厚さが1分子層以上のIII族窒化 物層を含む界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であ って前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により 形成された絶縁層とを有する絶縁構造と、該絶縁構造上に形成されたゲート電極と を有する電界効果トランジスタが提供される。
- [0014] 上記電界効果トランジスタによれば、SiCとの間で良好な界面を形成する界面制御層と、該界面制御層よりも伝導キャリアに対するバンドオフセットの大きい絶縁層との多層構造絶縁体を用いることにより、伝導キャリアの移動度の低下を抑制するとともに、電界効果トランジスタの前記絶縁構造を解するゲートリークを低減する。III族窒化物としては、AlとNとを含むのが好ましい。この際、厚さが6nm以下であることにより、格子不整合の影響を低減することができる。
- [0015] 或いは、前記界面制御層は、 B_x Al_{1-x-y} Ga_y $N \equiv (x < 0.4, y < 0.4)$ を含むのが好ましい。 $BxAl_{1-x-y}$ Ga_y $N \equiv (x < 0.4, y < 0.4)$ を含むのが好ましい。 $BxAl_{1-x-y}$ Ga_y $N \equiv (x < 0.4, y < 0.4)$ を含むのが好めとSiCとの間により良好な界面を形成する。
- [0016] 前記絶縁層は、AINとAIとAI、N、とAIAsとAIN、As、とから成る群のうちから選択される少なくとも1つの材料からなる堆積層を酸化することにより形成された Al_2O_3 層又は少量のN、Asを含む Al_2O_3 層とすることも可能である。これにより製造工程を簡単にすることができる。

- [0017] 本発明の他の観点によれば、SiC表面構造を有する基板を準備する工程と、該Si C表面構造にソース及びドレインを形成する工程と、前記SiC表面構造の表面を清 浄化する工程と、前記SiC表面構造に接してAlとNとを含み厚さが1分子層以上の 界面制御層を形成し、該界面制御層上に前記界面制御層とは異なる材料により形成された絶縁層を形成して絶縁構造を形成する工程と、該絶縁構造上にゲート電極を形成する工程とを有する電界効果トランジスタの製造方法が提供される。
- [0018] 上記方法によれば、表面のステップ構造制御および清浄化されたSiC表面構造に接して界面制御層を形成するため、SiCとの界面状態が良好になる。その上にリーク電流抑制効果の高い絶縁層を形成することにより、界面状態が良好なままでリーク電流を抑制することができる。

発明の効果

[0019] 以上のように、本発明によれば、SiCとの間の界面状態を良好に保ちつつ、リーク 電流を抑制することができ、高性能絶縁ゲートSiC系MISFETを実現することができ る。

発明を実施するための最良の形態

- [0020] 本発明に係るMISFETは、電子が走行する絶縁体/SiC界面には、SiCと同様の結晶構造を有するIII族窒化物、例えばAIN単結晶をSiC表面に接して用い、一方、ゲート絶縁性の確保のために、さらに他の絶縁膜が用いることを特徴とする。
- [0021] 以下、本発明の実施の形態について図面を参照しつつ説明を行う。まず、本発明の第1の実施の形態によるMISFETについて図面を参照しつつ説明する。図1(A)から図4(J)までに基づいて、本発明の第1の実施の形態によるMISFETの製造方法について説明する。まず、図1(A)に示すように、4H-SiC(0001)。基板1(ジャスト基板又は任意の結晶方向に15°以下のオフセット角を有する基板とする。それ以上大きなオフセット角になるとステップの近接やファセットの形成が問題となり、他の結晶成長機構を考慮する必要が生じる。また、SiCの結晶構造は4Hでなくても6Hでも良い。)上にSiC層1aを、例えばホモエピタキシャル成長により形成する。このエピタキシャル層は、高品質の単結晶層である。図1(B)に示すように、SiC層1a上に、少なくとも、後にソース/ドレインが形成される領域に開口を有するマスクRを形成し

、SiC内においてn型導電層を形成するための不純物としてV族元素であるNやPをイオン注入する。イオン注入された原子を電気的に活性化するための高温アニール処理を行うことにより、図1(C)に示すように、ソース/ドレイン領域3a/3bを形成することができる。

- [0022] 図1(C)までの工程を終了した後、図2(D)に示すように、SiC基板1を洗浄し、例え ば石英製の加熱炉内において水素ガスで希釈されたHClガス雰囲気中で(例えば、 キャリアガスである水素ガスの流量が1 slmであり、HClガスの流量が3 sccmであ る。)、例えば、1300℃で10分間の熱処理を行う。(ガスエッチングにも高温アニー ル処理と同一の加熱炉を用いることで洗浄や加熱炉の移し替えを省いた連続処理も 可能である。)この条件下におけるSiCのエッチング速度は約0.3μm/hである。こ のようなガスエッチング処理により、上述のように、SiC基板表面は原子レベルで平坦 なテラスとステップからなるステップーテラス構造となる。テラスの幅は、基板の面方位 (オフ角)による。例えば、(0001)。面に対して0.2°程度のオフセット角を持つ場 合、テラス幅はμmオーダーとなる。ステップの高さは、SiC基板表面の傾斜角、傾 斜方向の結晶方位、ガスエッチングの条件を整えることで、4H-SiCの「0001]方向の 積層構造の単位周期に対応した4モノレイヤーになる。ガスエッチングの後に、SiC 基板を大気中に取り出す。尚、取り出した基板を原子間力顕微鏡により評価したとこ ろ、基板表面はステップーテラス構造を有しており、テラス上は原子レベルで平坦であ ることがわかった。また、ステップの高さは4モノレイヤーになっていた。III族窒化物を 成長する前にSiC基板表面を上記構成にすることで、高品質な構造を成長できる1 つの条件が満たされていることがわかる。
- [0023] 次に、図2(E)に示すように、大気中に取り出したSiC基板1の表面に対して、王水、塩酸、フッ酸による処理を順次行った。フッ酸処理により、SiC基板1の表面にわずかに形成されているシリコン酸化膜を除去することができる。基板表面2にはSiC清浄表面2が形成されている。この処理を行ったSiC基板1に対しても、原子間力顕微鏡により評価したところ、SiC基板1の表面にはステップーテラス構造が観察された。すなわち、上記化学処理によっても表面のステップーテラス構造は変化せず維持されていることが確認された。また、X線光電子分光法(XPS)により表面分析を行ったと

ころ、表面の酸素量がフッ酸の処理により大幅に低減していることが分かった。しかしながら、微量ではあるが、有意な量の酸素がなお残っていることも確認された。

- [0024] 図2(F)に示すように、上記SiC基板1を高真空装置、例えばMBE(Molecular beam epitaxy)装置内に取り付け、超高真空状態(例えば、10⁻⁶~10⁻⁸Pa)に保持した。超高真空状態において、例えば800℃以下の温度(図では600℃)において、Ga原子ビーム又はSi原子ビームの照射を開始し、その後、800℃以上の温度(例えば1000℃)へ昇温し、次いで、一定期間中高温に保持する。加熱・保持を行うプロセスは、少なくとも1回以上(図では2回)、好ましくは3回以上繰り返した。加熱中はGa照射を中断するのが好ましい。
- [0025] 次いで、1000℃から600℃まで降温させた後、再びGaを照射し、温度を維持する。次いで、Gaの照射を中断し1000℃まで昇温する。その後、温度を例えば900℃まで降温し、Al5aとN5bとを同時に供給する。この時点でAlNの成長が開始する。尚、Ga原子ビーム5aの代わりに、又は、Ga原子5aに加えてSi原子ビームを照射しても良い。XPSによる表面分析の結果、Ga照射・加熱処理後の表面の酸素量は測定装置の測定限界以下になった。Ga照射とそれに続く熱処理により、フッ酸処理によっても完全には除去し切れていない、もしくはフッ酸処理後大気中を介してMBE装置に取り付ける間に吸着した表面の酸素をほぼ完全に除去することができる。
- [0026] 図3(G)に示すように、AlN膜の成長温度(例えば、Ts=400℃から1100℃までの間、例えば900℃)に設定し、超高真空状態(例えば、 10^{-6} ~ 10^{-8} Pa)においてAl原子5aとN原子5bとをSiC基板1表面に供給する。なお、成長中の真空度は、N原子供給量と成長装置の真空排気能力との平衡により決まる。一般的な成長条件では、 10^{-2} ~ 10^{-4} Pa程度となる。N原子5bは、例えば高周波プラズマ励起活性窒素を用いたrfーMBE法により基板表面に供給した。この時点から、AlN層5がSiC基板1表面上に成長する。
- [0027] AIN層5の成長が開始されたタイミングから後にその場観察した電子線回折(RHE ED)の測定を行った結果、振動が観測され、SiC表面上においてAIN層がレイヤー・バイ・レイヤー(島状の3次元成長ではなく層状の2次元成長)の様式で成長していることが確認できた。

- じの28 尚、RHEED振動の周期の持続に関しては成長条件により大きく異なり、より低温の成長では数10周期を超える振動の持続が確認できる。原子間力顕微鏡によるAl N成長表面のステップ構造の観察より、高温での振動の減衰は、成長モードがレイヤー・バイ・レイヤー成長からステップフロー成長に移行したことによるものであることが分かった。尚、ステップフロー成長も2次元成長であり、結晶の高品質化という意味ではレイヤー・バイ・レイヤー成長と同様に結晶成長においては好ましいことである。尚、AlN膜の結晶成長温度を、600~700℃程度まで下げた場合には、RHEED振動の周期が20周期以上にわたり明瞭に現れており、結晶成長温度を低温化にすることによって、レイヤー・バイ・レイヤー成長を長時間にわたり持続可能なことがわかる。しかし、例えば、400℃以下の低温では、原子のマイグレーションや過剰原料の再脱離が不十分となり、結晶性が大幅に悪化する。すなわち、高品質AlNを得るためには少なくとも400℃以上の温度が必要であることがわかる。
- [0029] 次に、図3(H)に示すように、厚さ4nmのAlN層5を成長させた後に、AlN層5上に厚さ44nmのSiO2層7を形成する。SiO2層7は、AlN層5上にスパッタ法或いはCV D法などによりアモルファス層として堆積する。図4(I)に示すように、ソース電極11a 及びドレイン電極11bが形成される領域におけるAlN層5及びSiO2層7を除去してソース電極11a及びドレイン電極11bを形成するとともに、ゲート電極15が形成される領域上のAlN層5及びSiO2層7を残して、その上にゲート電極15を形成する。
- [0030] 図4(J)に、図4(I)の構造におけるゲート電極15(右)からSiC基板1(左)までの基板法線方向におけるエネルギーバンド構造の概略を示す。図4(J)に示すように、SiC-AlN間の伝導帯のエネルギー不連続値 ΔEcは、約+2.0eVである。また、AlN-SiO2間の伝導帯のエネルギー不連続値 ΔEcは、約+0.74eVである。WKB近似を用いてトンネル確率を計算すると、4nmのAlN層と44nmのSiO2層との積層構造では、この積層構造と同じゲート絶縁膜容量となる100nmのAlN単一層の場合と比較してSiC基板1側からゲート電極15側にトンネルする電流成分をおよそ10分の1に大幅に低減することができる。すなわち、より広い電界の範囲において絶縁性を保つことができることがわかる。
- [0031] 以上のように、本実施の形態によるMISFETを用いると、ゲート絶縁性を向上する

ことができることがわかる。一方、AIN層5とSiC基板1との界面近傍のSiC層中を走行するチャネル電子の実効移動度は、AIN/SiC界面により決まるので、高品質AIN層を用いることにより電子の実効移動度を高くすることができ、MISFETのオン特性を改善することができる。尚、AIN/SiC界面近傍を走行する電子がAIN/SiC界面の影響下にあるためには、AIN層の厚さは必ず1分子層(c軸格子定数の半分)以上である必要がある。1分子層に満たない島状のAIN層を用いると、電子はAINとSiO2という異なる高さの障壁の影響を直接的受けるため、界面内における障壁高さの高低によるキャリア散乱を強く受け、性能が著しく低下する。またAIN層は、可能な限り平坦に近い方が望ましい。電子はAIN層を介してSiO2の障壁の影響を受けるため、AIN層の厚さにばらつきがあると、実効的に電子が影響を受ける障壁高さに大小が生じ電子が散乱される原因となるからである。原子レベルの平坦性の実現は、レイヤー・バイ・レイヤー成長もしくはステップフロー成長によりAIN層を形成することにより達成される。

- [0032] 尚、界面制御層として機能させるためにはAIN層としては厚さを6nm以下とするのが好ましい。すなわち、AIN層5が厚くなると、SiC基板1との格子不整合のためにミスフィット転位が発生し、それに基づくAIN層の結晶性の悪化が問題となる。それを防ぐために、AIN層の厚さはミスフィット転位が発生しない、いわゆる臨界膜厚以下に設定することが望ましい。発明者らの実験によると、少なくとも6nmを超えると転位が発生し始めることが分かっている。従って、AIN層の厚さを6nm以下にすることが、ミスフィット転位抑制のための条件である。また、AIN層の厚さを小さくすることは、電界印加時に、電子がAIN層をトンネルし、AINとSiOの界面に蓄積することを防ぐという意味でも重要である。
- [0033] 以上、説明したように、本実施の形態によるMISFETを用いると、SiC基板とAIN 層との良好な界面を形成することができるため、実効チャネル電子移動度を高めることができる。一方、AIN層とゲート電極との間にSiO 層が形成されているため、SiC 基板1側からゲート電極15側にトンネルする電流成分をAIN層のみの場合に比べて大幅に低減することができる。
- [0034] 尚、ゲート電極側の絶縁層としては、SiO2に代えて他の物質を用いることも可能で

ある。絶縁体としては様々な選択肢があるが、堆積方法が最も良く研究されているものとして SiO_2 以外には $Si_{x,y}$ を用いることが考えられる。

- [0035] 次に、本発明の第2の実施の形態によるMISFETについて図面を参照して説明する。
- 本実施の形態によるゲート電極側の絶縁体として、 Al_2O_3 を用いる。図5(A)に示す [0036]ように、本実施の形態によるMISFETは、p型SiC基板41に高濃度にn型不純物が ドーピングされたソース及びドレイン領域43a・43bと、SiC基板1上の上記ソース領 域43aと、ドレイン領域43bとの間に形成され、AlN層 $/Al_{,O_{,i}}$ 層の積層構造45、51と、その上に形成されるゲート電極55とを有している。ここで、AlN層45との親和性を 考慮すると、Alを成分として含む絶縁体を利用するのが望ましい。加えて、AlgOgは 大きなバンドギャップ、高い絶縁性、大きな誘電率を持っておりMISFETへの応用に 適している。図5(B)に、図5(A)に示すSiC系MISFETのゲート電極55(右側)から SiC基板41(左側)に向けてのエネルギーバンド構造の概略を示す。 図5(B)に示す ように、SiC-AlN間の伝導帯のエネルギー不連続値 ΔE_c は、約+2. 0eVである。 また、 $AlN-Al_2O$ 間の伝導帯のエネルギー不連続値 ΔE_c は、約+0.29eVである 。4nmのAlN層と108nmの Al_2 0。層との積層構造では、この積層構造と同じゲート絶縁膜容量となる100nmのAlN単一層の場合と比較してSiC基板41側からゲート 電極55側にトンネルする電流成分を約100分の1に低減することができる。 すなわち 、より広い電界の範囲において絶縁性を保つことができることがわかる。
- [0038] 以上、本実施の形態によるSiC系MISFETによれば、第1の実施の形態によるSiC 系MISFETと同様の効果を得ることが出来る上に、製造工程をより簡単にすることができるという利点がある。

- [0040] 次に、本発明の第4の実施の形態によるSiC系MISFETについて図面を参照しつつ説明を行う。AlN層および電極層との親和性(膜形成時のぬれ性、デバイス特性劣化につながる固相反応の抑制)のために絶縁体を複数構成にすることもできる。AlN層と親和性の良い第1の絶縁体と、金属と親和性の良い第2の絶縁体を積層する方法に関しては、第2及び第3の実施の形態において説明したが、さらに、第1の絶縁体と第2の絶縁体とだけでは性能が不足な場合、例えばバンドオフセットが小さい問題などを解決するために第1及び第2の絶縁体間に第3の絶縁体を入れた3層構造を形成することも可能である。
- [0041] 図8(A)は、本実施の形態によるSiC系MISFETの構造例を示す図である。図8(A)に示すように、本実施の形態によるSiC系MISFETは、p-SiC基板61と、基板61に形成されたソース領域63a及びドレイン領域63bと、これらの上に形成されたソース電極75a及びドレイン電極75bと、チャネル層の上に形成された多層絶縁体(AlN層65、AlO層67、SiO層71)と、多層絶縁体上に形成されたゲート電極77とを有している。図8(B)は、図8(A)の構造におけるゲート電極77(右)からSiC基板61(

左)までの基板法線方向におけるエネルギーバンド構造の概略を示す。図8(B)に示すように、SiC-AlN間の伝導帯のエネルギー不連続値 ΔE_c は、約+2.0eVである。また、AlN-Al $_2$ O $_3$ 間の伝導帯のエネルギー不連続値 ΔE_c は、約+0.29eVである。 Al_2 O $_3$ -SiO $_2$ 間の伝導帯のエネルギー不連続値 ΔE_c は、約+0.45eVである。例えば、4nmのAlN層と5nmのAl $_2$ O $_3$ 層と42nm厚のSiO $_2$ 層との積層構造では、この積層構造と同じゲート絶縁膜容量となる100nmのAlN単一層の場合と比較してSiC基板41側からゲート電極55側にトンネルする電流成分を大幅に低減することができる。すなわち、より広い電界の範囲において絶縁性を保てることが分かる。

- [0042] 尚、絶縁体同士の固相反応抑制のために絶縁体間に異種物質を挿入することもできる。但し、挿入される異種物質は、金属や半導体などの比較的バンドギャップの狭い物質は好ましくない。金属や半導体を用いると、挿入物質中に電荷が蓄積したり、共鳴トンネルが生じて、ヒステリシスが生じたり、ゲート絶縁性が悪くなる原因となる。
- [0043] 次に、本発明の第5の実施の形態によるSiC系トランジスタについて図面を参照しつつ説明を行う。本実施の形態によるSiC系トランジスタは、金属/絶縁体/金属/絶縁体/1分子以上の厚さのAlとNとを含む界面制御層/SiC構造を有するフローティングゲート構造を持つ電界効果トランジスタであって、フローティングゲート構造を持つ電界効果トランジスタである。フローティングゲート構造を有する電界効果トランジスタである。フローティングゲート構造を有する電界効果トランジスタは、例えば不揮発性メモリなどの様々なデバイスへの応用が可能である。図9(A)は、本実施の形態によるMISFETをベースにした不揮発性メモリデバイス構造例を示す図である。図9(A)に示すように、本実施の形態による不揮発性メモリデバイスは、pーSiC基板81と、基板81内に形成されたソース及びドレイン領域83a、83bと、チャネル領域上に形成された積層構造であって、AlN層85と、GaN層95bとAlN層91との積層構造と、ソース及びドレイン領域83a、83bのそれぞれに対して形成されたソース及びドレイン電極95a、95bと、上記積層の上に形成されたゲート電極(制御電極)97とを有している。
- [0044] 図9(B)は、図9(A)の構造におけるゲート電極97(右)からSiC基板81(左)までの 基板法線方向におけるエネルギーバンド構造の概略を示す図である。図9(B)に示 すように、SiC基板81に対して形成された2層のAlN層85、91の間に、AlNに対し

て伝導帯のエネルギーバンド不連続値として約-2eVの値を有するGaN層87を形成すると、GaN層87は両側をエネルギー障壁層で囲まれた量子井戸層として機能し、この量子井戸層(87)中にチャネル層からの電子を蓄積しておくことができる。障壁高さが2eVと高いため、室温においても量子井戸(87)からチャネル層に戻る電子の量は少ない。量子井戸層(87)中に蓄積されている電子(電荷)量により、図9(A)に示すトランジスタのしきい値電圧が変化することを利用して、不揮発性メモリデバイスを構成することができる。

- [0045] SiC上に超低損失のパワートランジスタ、高出力高周波トランジスタ、又は、極めて 小さなゲート長を持つ電界効果トランジスタを形成する場合に、上記不揮発性メモリ デバイスを同じ基板上に集積化することができるという利点を有している。
- [0046] 尚、本明細書において、SiC表面構造という用語は、SiC基板の表面と、例えばSi 基板やサファイア基板上などの異種材料上に堆積されたSiC層の表面とのいずれを も含むものとする。SiC基板という場合にも、その中にはSiCが表面に存在する基板と いう意味が含まれるものとする。
- [0047] 本明細書としては、プレーナー型のMISFETを実施例として記述したが、本発明の実施はプレーナー型に限らない。パワートランジスタなどでは、ドレイン電極が基板裏面にある縦型のFETが良く用いられる。ソースやドレインなどの構造は異なるが、スイッチ作用を行う金属-絶縁体-半導体構造は同一であり、本発明の適用範囲である。
- [0048] III族窒化物と称する場合には、B、AI、Ga、Inのうちの少なくとも1つ以上III族元素とNとを含むことを意味する。V族の元素としてN以外の元素を含んでいても良いし、またGaNやAINなどの化合物のみではなく、Al In Ga Nなどの混晶も含まれるものとする。

図面の簡単な説明

[0049] [図1]図1(A)から図1(C)までは、本発明の第1の実施の形態によるMISFETの製造方法を示す図である。

[図2]図2(D)から図2(F)までは、本発明の第1の実施の形態によるMISFETの製造方法を示す図であり、図1に続く図である。

[図3]図3(G)から図3(H)までは、本発明の第1の実施の形態によるMISFETの製造方法を示す図であり、図2に続く図である。

[図4]図4(I)は、本発明の第1の実施の形態によるMISFETの製造方法を示す図であり、図3に続く図である。図4(J)は、図4(I)に示すMISFETのゲートから基板にかけてのエネルギーバンド構造を示す図である。

[図5]本発明の第2の実施の形態によるMISFET構造(図5(A))とそのエネルギーバンド構造(図5(B))である。

[図6]図6(A)及び(B)に示す構造の製造工程の一例を示す図である。

[図7]本発明の第3の実施の形態によるMISFETの構造を示す図である。

[図8]本発明の第4の実施の形態によるMISFETの構造を示す図である。

[図9]本発明の第5の実施の形態によるMISFETであって、フローティングゲート構造を持つ電界効果トランジスタであって、フローティングゲート構造を持つ電界効果トランジスタの構造を示す図である。

[図10]AIN/SiC MISダイオードの電界強度と電流密度との関係を示す図である。

請求の範囲

[1] SiC表面構造と、

該SiC表面構造に形成されたソース及びドレインと、

前記SiC表面構造に接して形成され厚さが1分子層以上のIII族窒化物層を含む界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により形成された絶縁層とを有する絶縁構造と、

該絶縁構造上に形成されたゲート電極と を有する電界効果トランジスタ。

「2] SiC表面構造と、

該SiC表面構造に形成されたソース及びドレインと、

前記SiC表面構造に接して形成されAlとNとを含む厚さが1分子層以上の界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により形成された絶縁層とを有する絶縁構造と、

該絶縁構造上に形成されたゲート電極と を有する電界効果トランジスタ。

- [3] 前記界面制御層は、厚さが6nm以下のAlN層を含むことを特徴とする請求項1又 は2に記載の電界効果トランジスタ。
- [4] 前記界面制御層は、B、Al、Ga、Inのうちの少なくとも1つ以上とIII族元素とNとを 含むことを特徴とする請求項1から3までのいずれか1項に記載の電界効果トランジス タ。
- [5] 前記界面制御層は、面内格子定数がSiCの面内格子定数と0.5%以下の不整合であるBAIN層を含むことを特徴とする請求項1又は2に記載の電界効果トランジスタ
- [6] 前記絶縁層は、SiO2層とSiN層とAl2O3層とから成る群のうちから選択される少な くとも1の層を含むことを特徴とする請求項1から5までのいずれか1項に記載の電界 効果トランジスタ。

- [7] 前記絶縁層は、AINとAIとAI、N、とAIAsとAIN、As、とから成る群のうちから選択される少なくとも1つの材料の堆積層を酸化することにより形成されたAl。O。層又は少量のN又はAsのうちの少なくとも一方を含むAl。O。層であることを特徴とする請求項1から5までのいずれか1項に記載の電界効果トランジスタ。
- [8] 前記絶縁層は、複数の絶縁膜により形成された多層膜を有していることを特徴とする請求項1から7までのいずれか1項に記載の電界効果トランジスタ。
- [9] SiC表面構造と、

該SiC表面構造上に形成される構造であって、前記SiC表面に接して形成されAlとNを含み1分子以上の厚さを有する界面制御層を含む第1の絶縁体障壁層と、金属又は半導体により形成された井戸層と、第2の絶縁体障壁層と、ゲート電極層と、を含むフローティングゲート構造と、

該フローティングゲート構造に隣接して前記SiC表面構造に形成されるソース及びドレイン層と

を有する不揮発性記憶素子。

[10] SiC表面構造を有する基板を準備する工程と、


該SiC表面構造にソース及びドレインを形成する工程と、


前記SiC表面構造の表面のステップ構造制御および清浄化する工程と、

前記SiC表面構造に接してAlとNとを含み厚さが1分子層以上の界面制御層を形成し、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料による絶縁層を有する絶縁構造を形成する工程と、


該絶縁構造上にゲート電極を形成する工程と を有する電界効果トランジスタの製造方法。 [図1]










[図2]










[図3]







[図4]







[図5]






[図6]







[図7]




[図8]







[図9]



(B)



[図10]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/010696

A.	CLASSIFIC. Int.Cl7	ATION OF SUBJECT MATTER H01L21/336, H01L29/78, H01L21	/8247, H01L27/115, H01I	29/788
Acc	ording to Inte	rnational Patent Classification (IPC) or to both national	classification and IPC	
В.	FIELDS SEA	ARCHED		
	Int.Cl7	entation searched (classification system followed by classification system system followed by classification	/8247, H01L27/115, H01I	
	Jitsuyo Kokai Ji		roku Jitsuyo Shinan Koho tsuyo Shinan Toroku Koho	1994-2004 1996-2004
Ele	Web of	se consulted during the international search (hante of discinate of di	ata base and, where practicable, scalen te	inis used)
C.	DOCUMEN	TS CONSIDERED TO BE RELEVANT		
0	Category*	Citation of document, with indication, where app		Relevant to claim No.
	X Y	JP 2000-150792 A (Director Go Industrial Science and Techno 30 May, 2000 (30.05.00), Full text (Family: none)		1-3,6,8 4,5,7,9,10
	Y			4,5
	Y	James Kolodzey et al., Electr and Dielectric Breakdown in A Insulators on Silicon, IEEE T ELECTRON DEVICES, Vol.47, No. pages 121 to 128	luminum Oxide RANSACTIONS ON	7
×	Further do	cuments are listed in the continuation of Box C.	See patent family annex.	
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is		efining the general state of the art which is not considered icular relevance cation or patent but published on or after the international which may throw doubts on priority claim(s) or which is ablish the publication date of another citation or other on (as specified) ferring to an oral disclosure, use, exhibition or other means ablished prior to the international filing date but later than date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family	
Date of the actual completion of the international search 20 October, 2004 (20.10.04) Date of mailing of the international search report 09 November, 2004 (09.11.04)				
	Japane	ng address of the ISA/ se Patent Office	Authorized officer	
Far For	Facsimile No. Telephone No. Telephone No.			

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/010696

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevan	nt passages	Relevant to claim No.
Y	JP 2001-94099 A (Denso Corp.), 06 April, 2001 (06.04.01), Full text; all drawings (Family: none)		9
Y	N. ONOJIMA et al., Heteroepitaxial Growth Insulating AlN on 6H-SiC by MBE, Materials Sience Forum Vols. 389 to 393, (2002), pages 1457 to 1460	of S	10
A	JP 2002-246594 A (International Business Machines Corp.), 30 August, 2002 (30.08.02), Full text; all drawings (Family: none)		1-10
A	FR 2707425 A1 (THOMSON-CSF.), 13 January, 1995 (13.01.95), Full text; all drawings (Family: none)		1-10

Form PCT/ISA/210 (continuation of second sheet) (January 2004)

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2004/010696

Box No. II	Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)
1. Claim	al search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons: 8 Nos.: 8 they relate to subject matter not required to be searched by this Authority, namely:
becaus	s Nos.: se they relate to parts of the international application that do not comply with the prescribed requirements to such an that no meaningful international search can be carried out, specifically:
	s Nos.: se they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III	Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
As sta so linki concept of unity four inv claims [nal Searching Authority found multiple inventions in this international application, as follows: ted on (extra sheet), there must exist a special technical feature ing a group of inventions of claims as to form a single general inventive in order that the group of inventions may satisfy the requirement of invention. This international application is considered to contain rentions: the invention of claims [1-3, 6, 8, 10]; the invention of [4, 5]; the invention of claim [7]; and the invention of claim [9]. In nued to extra sheet)
1. X As all claims	required additional search fees were timely paid by the applicant, this international search report covers all searchable
	searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of ditional fee.
	ly some of the required additional search fees were timely paid by the applicant, this international search report covers hose claims for which fees were paid, specifically claims Nos.:
	quired additional search fees were timely paid by the applicant. Consequently, this international search report is ted to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on Pro	The additional search fees were accompanied by the applicant's protest. No protest accompanied the payment of additional search fees.

Continuation of Box No. III of continuation of first sheet (2)

There must exist a special technical feature so linking a group of inventions of claims as to form a single general inventive concept in order that the group of inventions may satisfy the requirement of unity of invention. The group of inventions set forth in claims 1-10 is considered to be linked only by a semiconductor device which comprises "an SiC surface structure", "an interface controlling layer containing a group III nitride layer which is formed in contact with the SiC surface structure and has a thickness not less than a single-molecule layer" and an insulating layer formed on "the interface controlling layer".

This technical feature, however, cannot be a special technical feature since it is disclosed in prior art document JP 2000-150792 A (Director General, Agency of Industrial Science and Technology), 30 May, 2000 (30.05.00), the full text.

Consequently, there is no special technical feature so linking the group of inventions of claims 1-10 as to form a single general inventive concept. Therefore, it appears that the group of inventions of claims 1-10 does not satisfy the requirement of unity of invention.

Next, the number of groups of inventions defined in the claims of this international application and so linked as to form a single general inventive concept, namely, the number of inventions will be examined.

Although the group of inventions of claims [1-8] is linked by the technical feature defined in claim 1, this technical feature cannot be a special technical feature since it is disclosed in the above-mentioned prior art document. Any one of the technical features of claims [2, 6, 8] cannot be a special technical feature since they are also disclosed in the above-mentioned prior art document.

Therefore, claims [1-8] are considered to define three inventions: the invention of claims [1-3, 6, 8]; the invention of claims [4, 5]; and the invention of claim [7].

The invention of claim [10] is linked with that of claims [1-3, 6, 8] as a method for manufacturing the inventions of claims [1-3, 6, 8].

Consequently, this international application is considered to contain four inventions: the invention of claims [1-3, 6, 8, 10]; the invention of claims [4, 5]; the invention of claim [7]; and the invention of claim [9].

発明の属する分野の分類(国際特許分類(IPC))

Int. C1, H01L21/336, H01L29/78, H01L21/8247, H01L27/115, H01L29/788

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C1' H01L21/336, H01L29/78, H01L21/8247, H01L27/115, H01L29/788

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報 1971-2004年

日本国登録実用新案公報 1994-2004年

日本国実用新案登録公報 1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

Web of Science

_	marche 1.	- 1	Mary . 2		
C.	関連す	ムと	EN KO	പ്പ	る文献

O. 100 12 7	9 C hps > 24 c 9 × lb .	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	JP 2000-150792 A(工業技術院長) 2000.05.30 全文(ファミリーなし)	1-3, 6, 8 4, 5, 7, 9, 10
Y	JP 10-510952 A(エービービー リサーチ リミテッド) 1998. 10. 20 第14頁9行~13行、図1 &DE 69511726 D &EP 799499 A1 &US 5900648 A &WO 1996/019834 A2	4, 5
		1

X C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「丁」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

20. 10. 2004

国際調査報告の発送日

09.11.2004

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員) 松嶋 秀忠

4M 9836

電話番号 03-3581-1101 内線 3460

C(続き).	関連すると認められる文献	Book 1 a
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	James Kolodzey et al., Electrical Conduction and Dielectric Breakdown in Aluminum Oxide Insulators on Silicon, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 47, NO. 1, JANUARY 2000, pp. 121-128	7
Y	JP 2001-94099 A(株式会社デンソー) 2001.04.06 全文,全図(ファミリーなし)	9
Y	N. Onojima et al., Heteroepitaxial Growth of Insulating AlN on 6H-SiC by MBE, Materials Science Forum Vols. 389-393 (2002), pp. 1457-1460	10
A	JP 2002-246594 A(インターナショナル・ビジネス・マシーンズ・コーポレーション) 2002.08.30 全文,全図(ファミリーなし)	1-10
A	FR 2707425 A1 (THOMSON-CSF) 1995.01.13 全文,全図(ファミリーなし)	1–10
		· ·

第11欄 請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)
法第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。
1. 請求の範囲 は、この国際調査機関が調査をすることを要しない対象に係るものである。つまり、
2. □ 請求の範囲は、有意義な国際調査をすることができる程度まで所定の要件を満たしてい
ない国際出願の部分に係るものである。つまり、
3. □ 請求の範囲
第Ⅲ欄 発明の単一性が欠如しているときの意見 (第1ページの3の続き)
次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
(特別ページ)に記載したように、請求の範囲に記載されている一群の発明が単一性の要件を満たすには、その一群の発明を単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴の存在が必要であるところ、この国際出願の請求の範囲には、 [1-3,6,8,10]、 [4,5]、 [7]、 [9] に区分される4個の発明が記載されていると認める。
1. X 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
2. 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。
3. 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の斜付のあった次の請求の範囲のみについて作成した。
4.
追加調査手数料の異議の申立てに関する注意
X 追加調査手数料の納付と共に出願人から異議申立てがなかった。

請求の範囲に記載されている一群の発明が単一性の要件を満たすためには、その一群の発明を単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴の存在が必要であるところ、請求の範囲1-10に記載されている一群の発明は、「SiC表面構造」と、「SiC表面構造に接して形成され厚さが1分子層以上のⅢ族窒化物層を含む界面制御層」と、「界面制御層」上に形成された絶縁層を有した半導体装置の点で連関していると認められる。

しかしながら、この事項は先行技術文献、JP 2000-150792 A(工業技術院長) 2000.05.30, 全文,に記載されているため、特別な技術的特徴とはなり得ない。

そうすると、請求の範囲1-10に記載されている一群の発明の間には、単一の一般的発明概念を形成するように連関させるための、特別な技術的特徴は存しないこととなる。そのため、請求の範囲1-10に記載されている一群の発明が発明の単一性の要件を満たしていないことは明らかである。

次に、この国際出願の請求の範囲に記載されている、一般的発明概念を形成するように連関している発明の群の数、すなわち、発明の数につき検討する。

請求の範囲[1-8]に係る発明は、請求の範囲1に係る構成によって連関しているが、請求の範囲1に係る構成は、上記先行技術文献に開示されているため、特別な技術的特徴とはなり得ない。また、請求の範囲[2,6,8]についても、上記先行技術文献に開示されているので、特別な技術的特徴とは認められない。

そうすると、請求の範囲[1-8]には、[1-3,6,8]、[4,5]、[7]に区分される3個の発明が記載されている。

また、請求の範囲[10]に係る発明は、請求の範囲[1-3,6,8]に係る発明の製造方法に関する 点で連関するものと認められる。

まとめると、この国際出願の請求の範囲には、[1-3,6,8,10]、[4,5]、[7]、[9]に区分される4個の発明が記載されていると認められる。